はじめに: モノリシックからモジュラーへのパラダイム シフト
より多くの機能を単一のこれまで以上に小さいシリコン ダイに統合するという従来の方法（ムーアの法則）は、法外に高価になり、多くのアプリケーションにとって技術的に困難になりつつあります。{0}業界の答えはヘテロジニアス インテグレーション (HI) です。これは、ロジック、メモリ、アナログ、RF、またはフォトニクス向けに最適化された複数の特殊チップレット-を、密結合されたシステム レベルのパッケージに組み立てることです-。この「ムーア以上」のアプローチにより、優れたパフォーマンス、柔軟性、市場投入までの時間が実現されます。--この革命の中心には、地味ながら洗練されたコンポーネント、つまりシリコン インターポーザーと、それをすべて可能にするウェハ レベル パッケージング (WLP) のプロセスがあります。
第 1 章: シリコン インターポーザー: システムの神経系
インターポーザーは、パッケージ ベースとスタックされたチップレットの間に位置するパッシブ シリコン基板です。これはデバイスチップそのものではなく、シリコン上の高密度の「電子回路基板」です。-
- 機能: その主な役割は、その上に配置されたチップレット間に数千の超微細な電気経路を提供することです。-これは、表面のマイクロバンプのネットワークと、シリコン インターポーザ ウェーハを完全に貫通して上面と底面を接続するスルー-シリコン ビア (TSV)-の垂直銅線によって実現されます。
- なぜシリコンなのか？ガラスまたは有機基板はシリコンの利点に匹敵することはできません。
- CTE の一致: 熱膨張係数 (CTE) がシリコン チップレットの熱膨張係数と完全に一致し、温度サイクル中の機械的ストレスや故障を防ぎます。
- 超-微細配線: 半導体リソグラフィーでは、あらゆる有機基板をはるかに超えるミクロン スケールの配線密度が可能になり、たとえば GPU を複数の高帯域幅メモリ (HBM) スタックに接続する場合に必要な大規模な相互接続が可能になります。-
- 熱伝導率: シリコンは、強力なコンピューティング チップレットからの熱を効果的に拡散します。
第 2 章: 製造の課題: ウェーハからインターポーザーまで
完璧なインターポーザーを製造すると、ウェーハの処理と取り扱いが限界に達します。
- 開始ウェーハ: 高周波数での信号損失を最小限に抑えるために、高抵抗シリコンが必要です。-また、正確な TSV エッチングのためには、優れた結晶学的均一性も必要です。
- TSV の形成: これは中核的な課題です。高度な深層反応性イオン エッチング (DRIE) を使用して、ウェーハ全体 (またはその大部分) に深く狭い穴がエッチングされます。{1}次に、これらの穴は絶縁体、バリア層で裏打ちされ、銅で埋められます。
- ウェーハの薄化: 表面処理後、接続用の TSV の底部を露出させるために、ウェーハを裏面から薄層化し（多くの場合 100µm 以下に）する必要があります。{0}}この裏面研削プロセスでは、ウェーハの反りや亀裂、デバイスの性能を低下させる応力の発生を避けるために、極めて高い精度が求められます。{3}}その後の研磨（応力除去）が重要です。
- 一時的な接着/剥離: 壊れやすい薄いウェーハは、取り扱いや裏面処理中のサポートとして特殊な接着剤を使用して硬いキャリア ガラスに一時的に接着され、その後-最後に剥離-されます。-
第 3 章: エコシステム: ウェーハ-レベルのパッケージングとアセンブリ
インターポーザはプラットフォームですが、ウェーハ レベル パッケージング（WLP）は最終システムを構築する一連の技術です。{0}
- ファン-ウェーハ-レベル パッケージング (FO-WLP): チップレットは一時的なキャリア上に配置され、エポキシ モールド コンパウンドが塗布されてチップレットの周囲に「再構成ウェーハ」が形成されます。次に、薄膜金属の再配線層 (RDL) がその上に形成され、より大きなピッチで接続が展開され、密度の低いアプリケーションでは従来の基板やインターポーザが不要になります。これは、モバイル プロセッサと RF モジュールにとってコスト効率の高いソリューションです。-
- 2.5D 統合: 古典的なインターポーザ-ベースのアプローチ。複数のチップレットは、TSV を含むパッシブ シリコン インターポーザ上に並べて配置されます。--これは、CPU/GPU と HBM メモリを統合するための標準です。
- 3D IC 統合: マイクロ バンプまたはハイブリッド ボンディング (銅- 対- の直接ボンディング) を使用してチップレットを相互に直接ボンディングすることで、スタッキングを次のレベルに引き上げます。-これにより、将来の AI アクセラレータにとって重要な、最高の相互接続密度と可能な限り最短のパスが実現します。それには、さらに高度なウェーハの薄化および接合サービスが必要です。
第 4 章: ファウンドリと OSAT の戦略的必須事項
半導体ファウンドリや外部委託半導体組立てテスト (OSAT) 企業にとって、インターポーザーと WLP テクノロジーを習得することは競争力を高める上で必要不可欠です。それには、材料、プロセス、熱機械応力を垂直に統合した理解が必要です。-彼らの成功は、特殊な出発原料の信頼できるサプライ チェーンにかかっています。
- -薄型化のための厳密な厚さ変動（TTV）を備えた極薄ウェーハ。
- 低損失インターポーザ用の高-抵抗シリコン ウェーハ。-
- ファインピッチ RDL リソグラフィー用の、完璧な表面を備えた最高品質のウェーハ。-
- これらの複雑で薄いパッケージを損傷することなく個片化するための精密ダイシング サービス。
パッケージング革命のパートナー
HI 革命を推進する企業は、基礎となる材料に不一致があるわけにはいきません。 Sibranch Microelectronics は、このエコシステムにおいて重要なイネーブラーとして機能します。当社の機能は、高度なパッケージングの問題点に直接対処します。
当社は、インターポーザーの製造に最適な、高抵抗率で超平坦なシリコン ウェーハを提供しています。{0}{1}{1}
当社の裏面研削およびダイシング サービスは、まさに標準的なウェーハを薄く、すぐに加工できるインターポーザ基板に変換するか、デリケートなパッケージを個片化するために必要な付加価値の高いステップです。{0}{0}{1}{2}{3}
極薄ウェーハの取り扱いと関連する課題の理解に関する当社の専門知識は、パッケージング エンジニアに貴重なサポートを提供します。{0}
特殊な基板と精密加工サービスの両方を提供することで、当社はシングルポイント ソリューション プロバイダーとして機能し、高度なパッケージング分野のパートナーのサプライ チェーンの複雑さとリスクを軽減します。{0}
結論: 新しい重心
ヘテロジニアス統合の時代では、パッケージがシステムであり、その中のシリコンが{0}アクティブ チップレットとパッシブ インターポーザの両方として{1}}これまで以上に重要になります。 TSV、ウェーハの薄化、3D 積層の複雑さにより、材料科学と精密製造が表舞台に引き上げられました。この新しいパラダイムで成功するには、サプライ チェーン全体にわたる緊密な連携が必要です。まず、ウェハが単なるトランジスタのキャンバスではなく、パッケージ自体に含まれる最終システムの統合された 3 次元コンポーネントであることを理解する基板パートナーから始めます。-
