EPI（エピタキシー）プロセスは、半導体製造における重要な材料成長技術{.の重要な材料成長技術です。それは、高品質のシングルクリスタルシリコンまたはシリコン合金材料の層を、単結晶シリコン基板上のシリコン合金材料の層をエピタキシして、後続のデバイスの製造に基づいたデバイスを提供するためのより良い材料プラットフォームを提供します。 bicmos、rfチップなど.
1. EPIプロセスの定義
エピタキシー（エピタキシャルの成長）とは、既存の格子構造を持つ結晶基質（通常は単一結晶シリコン）の格子方向に沿った同じまたは異なる材料の成長を指し、基板と同じ結晶方向を持つ新しい単結晶材料層を形成します.}}
2. EPIプロセスの主な目的
| 目的 | 説明します |
| クリスタル品質の向上 | 高品質の低い欠陥のある密度成長層を提供します |
| ドーピング濃度とタイプの制御 | 基板よりも低い（低ドープ）またはドープされた領域、ドリフト領域を形成する{. |
| 株工学の導入 | キャリアの移動性を向上させるために、EPI層にSigeまたはストレッサーを導入する（緊張したシリコンなど） |
| デバイス分離層を提供します | SOI、BICMOS、その他の構造における垂直分離層の形成をサポートします |
| 高電圧デバイス構造をサポートします |
たとえば、LDMOSとIGBTは、分解電圧を増加させるために、ドリフト領域として厚く低ドープのEPI層を必要とします.
|
3. EPIプロセス分類
1.材料タイプによる分類
| タイプ | 説明する |
| si epi | 最も一般的な単結晶シリコンエピタキシャル層 |
| sige epi | 株式工学またはRFデバイス用のゲルマニウムドープシリコンエピタキシャル層 |
| SI：C EPI | ホウ素拡散を制限するためのカーボンドープシリコンエピタキシャル層（PMOS） |
| iii-v epi | GaAS、INPなど.、主に光電子デバイス、高速デバイスで使用されます（通常はCMOSメインラインではありません） |
2.ドーピングタイプによる分類
| タイプ | 説明する |
| NタイプのEPI | n-ldmosなどの電力装置のドリフト層に適したリン/ヒ素ドープ |
| PタイプEPI | P型CMOSデバイス構造に適したホウ素ドープ |
| 本質的なEPI | 非常に低いドーピング、固有のシリコンに近い高電圧用途向け |
3.構造形式による分類
| タイプ | 説明します |
| 単層エピ | 単一の厚さ/ドーピング構造 |
| 多層エピ | スーパージャンクションに必要な交互のP/N層などの段階的ドーピングSJ MOSFET構造 |
| 選択的なEPI | Finfetまたは緊張した構造に使用されるウェーハのローカルエリア（ソース/ドレインなど）でのみ成長します |
4. EPIプロセスフローの概要
基板準備：
- 磨かれたシリコンウェーハクリーニング（RCAクリーニング）;
- 元の酸化物層（HFまたはHCLガス処理）を除去します。
- きれいなSi（100）の裸の表面への表面削減
結晶成長（エピタキシャル反応）：
-Use CVD（化学蒸気堆積）プロセス。
- 共通反応ガス：
-sih₄（シラン）、sicl₄、hcl
- ドーピングガス：ph₃（リン）、b₂h₆（boron）、灰（ヒ素）
プロセス制御パラメーター：
- 温度：900度〜1200度（熱い壁またはコールドウォールリアクター）
- 圧力：低圧または大気圧;
- 成長率：<1μm/min (strict requirements on thickness/uniformity)
後処理：
- テストの厚さの均一性、ドーピング分布。
- ステップ高さの測定。
-Surface欠陥分析（E . G .光学/SEM/AFM/などを使用して、結晶脱臼を検出）
5.一般的なEPIアプリケーションシナリオ
1.電源デバイス（LDMO、IGBT、ダイオード）
低ドーピング、厚いEPI層がドリフト領域を形成します。
故障電圧を上げ、伝導損失を減らす.
2. finfet/cmos高性能デバイス
ソース/ドレインの選択的Sige EPI;
ひずみの導入、機動性の向上、抵抗の低減.
3. RFデバイス（RF CMOS、HBT）
正確に制御されたSige EPI層は、不均一な構造（Sige HBTなど）を形成します。
より良い周波数応答と低ノイズ特性を提供.
6. EPIプロセスの課題
| チャレンジ | 説明します |
| 格子欠陥制御 | EPI層は、低脱臼密度を維持する必要があります（E {. g . TDD <1E4） |
| ドーピング精密制御 | 特に多層構造では、5％未満の変動を達成するため |
| インターフェイスの清潔さ | インターフェースの不純物/酸化は、結晶の不一致と電気的劣化を引き起こす可能性があります |
| ステップの高さ/階段制御 | その後のフォトリソグラフィーと平坦性の高い要件 |
| 料金 | EPI機器は高価で、ゆっくりと費用がかかります |
7. EPIと他のテクノロジーとの関係
| テクノロジー | 関係 |
| ソイ | EPIは、デバイス製造のためにシリコン層で栽培できます |
| Finfet | ソース/ドレインは、多くの場合、選択的なEPIを使用してひずみを導入します |
| スーパージャンクション | 交互のP/NタイプEPI層の複数の層は、高電圧MOS構造を形成します |
| 高電圧CMO | EPI層は高電圧ドリフト領域を構成し、RonとBVを埋もれた層と共同で最適化します |
要約します
| プロジェクト | コンテンツ |
| 目的 | 高品質のドーピング制御の単結晶構造を提供します |
| 方法 | 化学蒸気堆積（CVD）ウェーハの単結晶エピタキシー |
| 応用 | 高電圧デバイス、RF、FINFET、SOI、電源デバイスなど. |
| チャレンジ | 結晶欠陥、ドーピング精度、表面の平坦性、コスト |
