A
アクセプター – 価電子帯から励起された電子を受け入れ、ホール伝導を引き起こす半導体の不純物。
アクティブ Si 層 – SOI 基板の埋め込み酸化物 (BOX) 上のシリコン層。
接着力 – 材料が互いにくっつく（付着する）能力。
接着層 – 材料、通常はフォトリソグラフィープロセスにおける基板へのフォトレジストの接着を改善するために使用される材料。 一部の金属は、後続の層の接着を促進するためにも使用されます。
アモルファス Si、a-Si – 長距離の結晶学的秩序を持たない非晶質薄膜シリコン。 単結晶やポリSiに比べて電気特性は劣りますが、安価で製造が容易です。 主に太陽電池の製造に使用されます。
オングストローム、Å – 半導体業界で一般的に使用される長さの単位ですが、標準的な国際単位としては認識されていません。 1 Å=10-8cm=10-4 マイクロメートル=0.1 nm; 典型的な原子の寸法。
異方性 – 異なる結晶学的方向で物理的特性を示します。
異方性エッチング – 特定の結晶方向に沿って加速されたエッチング速度を示す選択的エッチング。
B
バッチプロセス – 単一のウェーハプロセスではなく、多数のウェーハが同時に処理されるプロセス。
バイポーラ – 正孔と電子の両方を電荷キャリアとして使用するトランジスタを製造する半導体デバイス製造技術。
ボート – 1. 熱プロセスまたはその他のプロセス中に多くの半導体ウェーハを保持するように設計された、溶融シリカ、石英、ポリ Si、または SiC などの高純度の耐熱性材料で作られたデバイス。 2. 蒸発中に原料を含むと同時に原料をその融点まで加熱するように設計された装置。 電流が流れる、導電性が高く耐熱性の高い素材で作られています。
接合 SOI – 表面が酸化された 2 枚のシリコン ウェーハを接合して形成された SOI 基板。1 枚のウェーハは 2 つの Si 層の間に酸化物層が挟まれた状態で形成されます。 その後、1 枚のウェーハが指定された厚さまで研磨されて、デバイスが製造される活性層が形成されます。
ホウ素 - 周期表の III 族の元素。 シリコン中でアクセプターとして機能します。 ホウ素は、シリコンデバイスの製造に使用される唯一の p 型ドーパントです。
反り – 存在する厚さの変動とは無関係に、ウェーハの中心線の凹面、曲率、または変形。
BOX – SOI 基板内の埋め込み酸化物。 ウェーハ間の層。
C
化学機械研磨、CMP – 化学的および機械的作用を使用してウェーハから表面材料を除去するプロセスで、その後の処理に備えて鏡面の表面を実現します。
チャック マーク – ロボットのエンド エフェクター、チャック、またはワンドによってウェーハのいずれかの表面に生じる物理的なマーク。
クリーンルーム – 半導体製造に必要な密閉された超クリーンな空間。 浮遊粒子は指定された最小レベルまで空間から除去され、室温と湿度は厳密に管理されます。 クリーン ルームはクラス 1 からクラス 10 までの範囲で評価されます。000。 この数値は、立方フィートあたりの粒子の数に対応します。
劈開面 – 結晶学的に好ましい破面です。
化合物半導体 – 主に周期表の II 族から VI 族までの 2 つ以上の元素を使用して形成された合成半導体。 化合物半導体は自然界には存在しない
導電率 – 電荷キャリアが材料内を流れやすい度合いの尺度。 抵抗率の逆数。
結晶 – 材料全体にわたって原子が周期的に空間的に配置されている固体。
結晶欠陥 – 結晶内の原子の理想的な配置からの逸脱。
チョクラルスキー結晶成長、CZ – 単結晶固体を得るために結晶引き上げを利用するプロセス。 大口径の半導体ウェーハ (例: 300 mm Si ウェーハ) を取得するための最も一般的な方法。 所望の導電性タイプとドーピングレベルは、溶融材料にドーパントを添加することによって達成されます。 ハイエンドの Si マイクロエレクトロニクスで使用されるウェーハは、ほぼ独自に CZ 成長させられています。
結晶引き上げ – 単結晶シードを溶融物からゆっくりと引き抜き、材料が液体と固体の界面で凝縮し、棒状の単結晶材料片を徐々に形成するプロセス。 結晶引き上げはチョクラルスキー (CZ) 単結晶成長技術の基礎です。
D
D 欠陥 – 空孔の凝集によって形成される Si 内の非常に小さな空隙。
デヌードゾーン – ゲッタリングによって汚染物質や欠陥が除去された半導体基板表面上の非常に薄い領域。
ダイシング – 半導体ウェハーを個々のチップに切断し、それぞれが完全な半導体デバイスを含むプロセス。 大口径ウェーハのダイシングは、極薄ダイヤモンドブレードを備えた高精度のこぎりを使用して、好ましい結晶面に沿ってウェーハを部分的に切断することによって実行されます。
ダイ – まだパッケージ化されていない集積回路全体を含む単一の半導体。 チップ。
ディンプル – 緩やかに傾斜した側面を持つ浅いくぼみで、凹面の回転楕円体の形状を示し、適切な照明条件下で肉眼で確認できます。
ドナー – 伝導帯に電子を与え、電子伝導を引き起こす半導体の不純物または欠陥。
ドーパント – 通常は周期表の 3 列目または 5 列目にある化学元素で、半導体結晶の導電型と抵抗率を確立するために微量に組み込まれます。
ドーピング – 電気抵抗率を制御するために半導体に特定の不純物を追加すること。
E
元素半導体 – 周期表の IV 族の単一元素半導体。 Si、Ge、C、Sn。
EPI 層 – エピタキシャルという用語は、「配置された」を意味するギリシャ語に由来しています。 半導体技術では、膜の単結晶構造を指します。 この構造は、シリコン原子が CVD リアクター内で裸のシリコン ウェーハ上に堆積されるときに形成されます。 化学反応物質が制御され、システムパラメータが正しく設定されている場合、堆積する原子は十分なエネルギーを持ってウェーハ表面に到達し、表面上を動き回り、ウェーハ原子の結晶配置に合わせて配向します。 したがって、エピタキシャル膜は、<111>指向性ウェーハは、<111>オリエンテーション。
エピタキシャル層 – エピタキシーの過程で成長する層。
エピタキシー – 単結晶材料の薄い「エピタキシャル」層を単結晶基板上に堆積させるプロセス。 エピタキシャル成長は、基板の結晶構造が成長材料内で再現されるような方法で起こります。 また、基板の結晶欠陥も成長材料内で再現されます。 基板の結晶構造は再現されますが、エピタキシャル層のドーピング レベルと導電型は基板とは独立して制御されます。 たとえば、エピタキシャル層は基板よりも化学的に純粋にすることができます。
エッチング – フィルムまたは基板の表面を攻撃し、材料を選択的または非選択的に除去する溶液、溶液の混合物、またはガスの混合物。
蒸着 – 薄膜材料を蒸着するために使用される一般的な方法。 蒸着される材料は、溶けて蒸発し始めるまで真空中 (10-6 ～ 10-7 Torr の範囲) で加熱されます。 この蒸気は蒸発チャンバー内の低温の基板上で凝縮し、非常に滑らかで均一な薄膜を形成します。 高融点材料には適していません。 PVD法による薄膜形成法。
外部、外部ゲッタリング - 半導体ウェーハの裏面に応力を加えて（損傷を誘発したり、半導体の熱膨張係数とは異なる特性を備えた材料を堆積したりすることにより）その後ウェーハを熱処理することによって、半導体ウェーハ内の汚染物質や欠陥をゲッタリングするプロセス。 汚染物質および／または欠陥は、半導体デバイスが形成される前面からではなく、背面に向かって再配置される。
F
フラット – 弦状に除去された円形ウェーハの周囲の一部。
平坦度 – ウェーハ表面の場合、真空で理想的にきれいで平らな面に引き下げた場合など、ウェーハの裏面が理想的に平坦である場合の、指定された基準面に対する前面の偏差。TIR または最大 FPD で表されます。チャック。
フロートゾーン結晶成長、FZ – 単結晶半導体基板の形成に使用される方法 (CZ の代替)。単結晶シードが多結晶材料と接触している面を局所的に溶融することによって、多結晶材料が単結晶に変換されます。 非常に純粋で高抵抗の Si ウェーハの製造に使用されます。 それほど大きなウェーハは許可されません（< 200mm) as CZ does; radial distribution of dopant in FZ wafer is not as uniform as in CZ wafer.
焦点面 – イメージング システムの焦点を含む、イメージング システムの光軸に垂直な平面。
G
ゲッタリング – 半導体内の汚染物質や欠陥をその上面からそのバルク内に移動させてそこに捕捉し、露出ゾーンを作成するプロセス。
Global Flatness – FQA 内の指定された基準面に対する TIR または最大 FPD。
H
ヘイズ – 表面トポグラフィー (微小な粗さ)、または表面または表面近くの欠陥の高密度集中によって生じる非局所的な光の散乱。
HMDS – ヘキサメチルジシリザン; ウェーハ表面へのフォトレジストの接着を改善します。 特にフォトレジストを SiO2 に接着するように設計されています。 レジストを堆積する直前にウェーハ表面に堆積します。
I
インゴット – 多結晶シリコンまたは単結晶シリコンの円柱または直方体で、一般に寸法がわずかに不規則です。
イントリンシックゲッタリング – 一連の熱処理によって、半導体内の汚染物質や欠陥のゲッタリングが (ウェーハとの物理的相互作用なしで) 達成されるプロセス。
J
Jeida Flat – メジャー/マイナーフラットの長さの日本規格
L
線欠陥 – 位置ずれ。
局所的な光散乱 – ウェーハ表面上またはウェーハ表面内の粒子やピットなどの孤立した特徴。その結果、周囲のウェーハ表面の光散乱強度と比較して光散乱強度が増加します。 軽点欠陥と呼ばれることもあります。
M
ミラー指数 – 単位長さの 3 つの結晶軸上の平面の切片の逆数に比例する最小の整数。
少数キャリア – 総電荷キャリア濃度の半分未満を構成する電荷キャリアのタイプ。
モニターグレード – 主に粒子モニターに使用されます。
N
ナノメートル、nm – 半導体業界で一般的に使用される長さの単位。 10億分の1メートル、10-9m [nm]; マイクロチップやマイクロテクノロジーなどの用語は、ナノチップやナノテクノロジーに置き換えられています。
ノッチ – ノッチの中心を通る直径が指定された低屈折率の結晶方向と平行になるように配向された、指定された形状および寸法の意図的に製造された凹み。
N-type Semiconductor – semiconductor in which the concentration of electrons is much higher than the concentration of holes (p>>n); 電子は多数キャリアであり、導電性を支配します。
O
シリコン中の酸素 – 酸素はチョクラルスキー単結晶の成長プロセス中にシリコンに侵入します。 適度な濃度 (1017 cm3 以下) の酸素はシリコン ウェーハの機械的特性を向上させます。過剰な酸素はシリコン内で n 型ドーパントとして機能します。
P
粒子 – ウェーハの結晶学に関連していない、小さな個別の異物またはシリコン片
物理蒸着、PVD – 薄膜の蒸着は、ソースから基板への材料の物理的転写 (熱蒸着やスパッタリングなど) によって行われます。 堆積材料の化学組成はプロセス中に変更されません。
平面欠陥 – 面欠陥とも呼ばれます。 基本的には転位の配列、例えば粒界、積層欠陥。
点欠陥 – 格子空孔、格子間原子、置換型不純物などの局所的な結晶欠陥。 明点欠陥と対比します。
研磨 – ウェーハ表面の粗さを低減するか、表面から余分な材料を除去するために適用されるプロセス。 通常、研磨は、化学反応性のスラリーを使用する機械化学プロセスです。
多結晶材料、ポリ - 多くの (多くの場合) 小さな単結晶領域がランダムに接続されて固体を形成します。 領域のサイズは、材料とその形成方法によって異なります。 高濃度にドープされたポリ Si は、シリコン MOS および CMOS デバイスのゲートコンタクトとして一般的に使用されます。
プライマリ フラット – 弦が指定された低屈折率結晶面と平行になるように配向された、ウェーハ上の最長のフラット。 大手アパート。
プライムグレード – シリコンウェーハの最高グレード。 SEMIは、シリコンウェーハを「プライムウェーハ」としてラベルするために必要なバルク、表面、および物理的特性を示します。 デバイスなどの製造に使用され、機械的および電気的特性が厳しいグレードが最高級です。
P-type Semiconductor – semiconductor in which the concentration of holes is much higher than the concentration of electrons (n>>p); 正孔は多数キャリアであり、導電性を支配します。
Q
石英 - 単結晶SiO2。
R
再生グレード – 製造で使用され、その後再生 (エッチングまたは研磨) され、その後製造で再び使用された低品質のウェーハ。
抵抗率 (電気) – 荷電キャリアが材料中を流れる難易度の尺度。 導電率の逆数。
粗さ – 表面テクスチャのより狭い間隔のコンポーネント。
S
サファイア - 単結晶 Al2O3; 合成してさまざまな形状に加工することができます。 化学的耐性が高い。 紫外線に対して透明です。
SC1 – 標準 RCA クリーン シーケンスの 1 番目の洗浄バス、Si 表面から粒子を除去するように設計された NH4OH/H2O2/H2O 溶液。
SC2 – 標準 RCA クリーン シーケンスの 2 番目の洗浄バス、Si 表面から金属を除去するように設計された HCl/H2O2/H2O 溶液。
二次フラット – 一次オリエンテーション フラットよりも短い長さのフラットで、一次オリエンテーション フラットに対する位置によってウェーハの種類と方向が識別されます。 マイナーなアパート。
シードクリスタル – 材料の成長パターンを設定するために結晶成長に使用される単結晶材料で、このパターンが再現されます。
シリコン – 最も一般的な半導体、原子番号 14、エネルギーギャップ Eg=1.12 eV-間接バンドギャップ。 結晶構造 - ダイヤモンド、格子定数 0.543 nm、原子濃度 5×1022 原子/cm、屈折率 3.42、密度 2.33 g/cm3、誘電率 11.7、真性キャリア濃度 1.02×1010cm{{19} }、300°Kでの電子と正孔の移動度：1450および500cm2/Vs、熱伝導率1.31W/cm°C、熱膨張係数2.6×10-6°C-1、融点1414°C; 優れた機械的特性 (MEMS アプリケーション)。 単結晶Siは直径300mmまでのウェーハに加工できます。
サイトのフラットネス – FQA に該当するサイト部分の TIR または最大 FPD。
SOI – シリコン・オン・インシュレーター。 将来世代のCMOS ICに選ばれるシリコン基板。 基本的には、酸化物 (SiO2) の薄い層が埋め込まれたシリコン ウェーハです。 デバイスは埋め込み酸化膜上のシリコン層に組み込まれているため、基板から電気的に絶縁されています。 SOI 基板は、IC 内の隣接するデバイス間に優れた絶縁を提供します。 SOI デバイスでは寄生容量が低減されています。
SOS – シリコン・オン・サファイア。 SOI の特別なケースでは、活性 Si 層がエピタキシャル堆積によってサファイア基板 (絶縁体) の上に形成されます。 Si とサファイア間のわずかな格子不整合により、臨界厚さを超える Si エピタキシャル層では欠陥密度が高くなります。
SIMOX – 酸素の注入による分離。 酸素イオンが Si 基板に再注入され、埋め込み酸化層を形成します。 SIMOX は、SOI ウェーハを構築する際の一般的な技術です。
単結晶 – 原子が材料全体にわたって特定のパターンに従って配置されている結晶固体。 一般に、単結晶材料は、多結晶材料やアモルファス材料と比較して優れた電子特性およびフォトニック特性を備えていますが、製造がより困難です。 ハイエンドの半導体電子材料およびフォトニック材料はすべて、単結晶基板を使用して製造されます。
枚葉式プロセス - 一度に 1 枚のウェーハのみが処理されます。 ウェーハ直径が大きくなるにつれて、枚葉ウェーハ処理専用に設計されたツールがより一般的になってきています。
スライスの方向 – スライスの表面と結晶の成長面の間の角度。 最も一般的なスライスの方向は次のとおりです。<100>, <111>そして<110>.
スライス – この用語は、単結晶インゴットをウェーハに切断するプロセスを指します。 高精度ダイヤモンドブレードを使用しています。
スラリー – 懸濁した研磨成分を含む液体。 固体表面のラッピング、研磨、研削に使用されます。 化学的に活性である可能性があります。 CMP プロセスの重要な要素。
スマートカット - 活性層の所望の厚さ近くで上部ウェハを劈開することにより、接合された SOI 基板を製造するために使用されるプロセス。 接合前に、1 枚のウェーハに将来の SOI ウェーハの活性層の厚さを決定する深さまで水素が注入されます。接合後、ウェーハはアニール (約 500 ℃) され、その際にウェーハは応力がかかった面に沿って分割されます。注入された水素。 その結果、SOI 基板を形成する非常に薄い Si 層が得られます。
スパッタリング、スパッタ堆積 – 高エネルギーの化学的に不活性なイオン (Ar+ など) による固体 (ターゲット) の衝撃。 ターゲットからの原子の放出を引き起こし、ターゲットの近くに意図的に配置された基板の表面に再堆積させます。 金属および酸化物の物理蒸着の一般的な方法。
スパッタリング ターゲット – スパッタ堆積プロセス中のソース材料。通常はイオンの衝撃にさらされ、ソース原子が遊離してサンプル上に衝突する真空チャンバー内のディスク。
表面損傷 – 単結晶半導体基板の表面における結晶秩序のプロセスに関連した破壊。 これは通常、ドライエッチングやイオン注入中の高エネルギーイオンとの表面相互作用によって引き起こされます。
表面粗さ – 半導体表面の平坦性の乱れ。最も高い表面形状と最も深い表面形状の差として測定されます。 0.06nm の低さ、またはエピタキシャル層を備えた高品質の Si ウェハも可能です。
T
ターゲット – 蒸着または蒸着中に使用される原料。 スパッタリングでは、通常は高純度のディスクの形で行われます。 電子ビーム蒸着では、通常はるつぼの形で使用されます。 熱蒸着では、原料は通常、抵抗加熱されたボート内に保持されます。
テストグレード – プライムよりも低品質のバージンシリコンウェーハで、主にテストプロセスに使用されます。 SEMIは、シリコンウェーハを「テストウェーハ」としてラベルするために必要なバルク、表面、および物理的特性を示します。 研究および試験装置に使用されます。
熱酸化、熱酸化 - 高温での表面の酸化による基板上の酸化物の成長。 シリコンの熱酸化により、非常に高品質の酸化物 SiO2 が生成されます。 他のほとんどの半導体はデバイス品質の熱酸化物を形成しないため、「熱酸化」は「シリコンの熱酸化」とほぼ同義です。
Total Indicator Reading (TIR) – 両方とも基準面に平行な 2 つの平面間の最小垂直距離。指定に応じて、FQA、サイト、またはサブサイト内のウェーハ前面のすべての点を囲みます。
総厚さの変動 (TTV) – ウェーハ厚さの最大変動。 全体の厚さの変動は、一般に、十字パターンの 5 つの位置 (ウェーハのエッジに近すぎない) でウェーハを測定し、測定された厚さの最大の差を計算することによって決定されます。
W
ウェーハ - 薄い（厚さはウェーハの直径によって異なりますが、通常は 1 mm 未満です）、単結晶半導体のインゴットから切り出された単結晶半導体材料の円形スライス。 半導体デバイスや集積回路の製造に使用されます。 ウェーハの直径は25mmから300mmの範囲です。
ウェーハボンディング – 2 枚の半導体ウェーハを接合して 1 つの基板を形成するプロセス。 SOI基板の形成に一般的に適用されます。 異なる材料のウェーハ（例：GaAs on Si、または SiC on Si）の接合。 同様の材料の接着よりも困難です。
ウェーハ直径 – スライスの中心を含み、平面やその他の周辺基準領域を除く、円形スライスの表面を横切る直線距離。 標準的なシリコンウェーハの直径は、25.4mm (1インチ)、50.4mm (2インチ)、76.2mm (3インチ)、100mm (4インチ)、125mm(5インチ)、150mm (6インチ)、200mm (8インチ) です。 、300mm（12インチ）。
ウェーハ製造 – 単結晶半導体インゴットを切断、研削、研磨、洗浄することによって製造し、所望の直径と物理的特性を備えた円形ウェーハに変形するプロセス。
ウェーハフラット – ウェーハの周囲の平らな領域。 ウェーハ フラットの位置と数には、ウェーハの結晶方位とドーパントの種類 (n 型または p 型) に関する情報が含まれています。
反り – 凹面領域と凸面領域の両方を含むスライスまたはウェーハの中心線の平面からの偏差。